Tin tức

Công nghệ này cho phép xếp chồng 12 chip DRAM sử dụng hơn 60.000 lỗ TSV, trong khi vẫn duy trì độ dày như các gói 8 lớp hiện tại.

Độ dày của gói (720㎛) vẫn giống như các sản phẩm Bộ nhớ băng thông cao 8 lớp (HBM2) hiện tại.

Điều này sẽ giúp khách hàng phát hành các sản phẩm thế hệ tiếp theo, dung lượng lớn với công suất hiệu năng cao hơn mà không phải thay đổi thiết kế cấu hình hệ thống của họ.

Ngoài ra, công nghệ đóng gói 3D còn có thời gian truyền dữ liệu giữa các chip ngắn hơn so với công nghệ liên kết dây hiện có, dẫn đến tốc độ nhanh hơn đáng kể và tiêu thụ điện năng thấp hơn.

Hong-Joo Baek của Samsung cho biết: “Khi quy luật Moore đạt đến giới hạn, vai trò của công nghệ 3D-TSV sẽ trở nên quan trọng hơn.

Bằng cách tăng số lượng lớp xếp chồng lên nhau từ 8 lên 12, Samsung sẽ sớm có thể sản xuất hàng loạt HBM 24GB, cung cấp dung lượng gấp ba lần bộ nhớ băng thông cao 8GB trên thị trường hiện nay.