Tin tức

Tại Hội nghị Thiết bị Điện tử Quốc tế năm 2020 (IEDM) gần đây, Imec đã trình bày một bài báo về một kiến ​​trúc tế bào DRAM không tụ điện mới.

DRAM được sử dụng cho bộ nhớ chính trong hệ thống và các thiết bị tiên tiến nhất hiện nay dựa trên quy trình khoảng 18nm đến 15nm.Giới hạn vật lý cho DRAM là khoảng 10nm.

Bản thân DRAM dựa trên kiến ​​trúc ô nhớ một bóng bán dẫn, một tụ điện (1T1C).Vấn đề là việc mở rộng hoặc thu nhỏ tụ điện ở mỗi nút trở nên khó khăn hơn.

“Việc mở rộng bộ nhớ DRAM 1T1C truyền thống vượt ra ngoài mật độ chết 32Gb phải đối mặt với hai thách thức lớn,” theo Imec.“Đầu tiên, những khó khăn trong việc mở rộng quy mô bóng bán dẫn mảng dựa trên Si khiến việc duy trì điện trở dòng điện và dòng điện thế giới cần thiết là một thách thức lớn với việc giảm kích thước tế bào.Thứ hai, khả năng mở rộng và tích hợp 3D - con đường cuối cùng hướng tới DRAM mật độ cao - bị giới hạn bởi nhu cầu về tụ điện lưu trữ ”.

Trong R&D, ngành đang nghiên cứu nhiều công nghệ bộ nhớ thế hệ tiếp theo để thay thế DRAM.Sau đó, một số đang nghiên cứu các cách để mở rộng DRAM ngày nay bằng cách sử dụng các vật liệu mới.

Ví dụ, Imec đã phát minh ra kiến ​​trúc tế bào DRAM sử dụng hai bóng bán dẫn màng mỏng indium-gallium-zinc-oxide (IGZO-TFT) và không có tụ điện lưu trữ.Các ô DRAM trong cấu hình 2T0C (2 bóng bán dẫn 0 tụ điện) hiển thị thời gian lưu lâu hơn 400 giây đối với các kích thước ô khác nhau.Điều này sẽ làm giảm tốc độ làm tươi của bộ nhớ và mức tiêu thụ điện năng.

Khả năng xử lý IGZO-TFT trong dây chuyền sản xuất back-end-of-line (BEOL) làm giảm dấu vết của ô và mở ra khả năng xếp chồng các ô riêng lẻ.

“Bên cạnh thời gian lưu giữ lâu, các tế bào DRAM dựa trên IGZO-TFT có lợi thế lớn thứ hai so với các công nghệ DRAM hiện tại.Không giống như Si, bóng bán dẫn IGZO-TFT có thể được chế tạo ở nhiệt độ tương đối thấp và do đó tương thích với quá trình xử lý BEOL.Điều này cho phép chúng ta di chuyển vùng ngoại vi của ô nhớ DRAM xuống dưới mảng bộ nhớ, điều này làm giảm đáng kể dấu vết của khuôn bộ nhớ.Ngoài ra, quá trình xử lý BEOL mở ra các lộ trình hướng tới việc xếp chồng các ô DRAM riêng lẻ, do đó cho phép các cấu trúc 3D-DRAM.Giải pháp đột phá của chúng tôi sẽ giúp phá bỏ cái gọi là bức tường bộ nhớ, cho phép bộ nhớ DRAM tiếp tục đóng vai trò quan trọng trong các ứng dụng đòi hỏi nhiều yêu cầu như điện toán đám mây và trí tuệ nhân tạo, ”Gouri Sankar Kar, giám đốc chương trình tại Imec cho biết.

14nm STT-MRAM
Cũng tại IEDM, IBM đã trình bày một bài báo về công nghệ MRAM mô-men xoắn (STT-MRAM) được nhúng đầu tiên trên thế giới tại nút quy trình CMOS 14nm.

Công nghệ STT-MRAM của IBM được thiết kế cho các ứng dụng bộ nhớ đệm và nhúng trong di động, lưu trữ và các hệ thống khác.

Công nghệ bộ nhớ thế hệ tiếp theo, STT-MRAM hấp dẫn vì nó có tốc độ SRAM và khả năng không biến động của đèn flash với độ bền không giới hạn.STT-MRAM là kiến ​​trúc một bóng bán dẫn với ô nhớ đường hầm từ tính (MTJ).Nó sử dụng từ tính của spin điện tử để cung cấp các đặc tính không bay hơi trong chip.Các hàm ghi và đọc chia sẻ cùng một đường dẫn song song trong ô MTJ.

Có hai loại STT-MRAM — chip độc lập và được nhúng.STT-MRAM độc lập đang được vận chuyển và được sử dụng trong các ổ đĩa thể rắn doanh nghiệp (SSD.)

STT-MRAM cũng được nhắm mục tiêu để thay thế bộ nhớ flash NOR nhúng ngày nay trong vi điều khiển (MCU) và các chip khác.STT-MRAM cũng được thiết kế cho các ứng dụng bộ nhớ đệm.

Các MCU ngày nay tích hợp một số thành phần trên cùng một chip, chẳng hạn như bộ xử lý trung tâm (CPU), SRAM, bộ nhớ nhúng và thiết bị ngoại vi.Bộ nhớ nhúng được sử dụng để lưu trữ mã, khởi động thiết bị và cho phép thiết bị chạy các chương trình.Một trong những loại bộ nhớ nhúng phổ biến nhất được gọi là bộ nhớ flash NOR.Bộ nhớ flash NOR rất chắc chắn và hoạt động trong các ứng dụng nhúng.

Nhưng NOR đang hết hơi và khó mở rộng ra ngoài các nút 28nm / 22nm.Thêm vào đó, NOR hoặc eFlash được nhúng đang trở nên quá đắt ở các nút nâng cao.

Đó là nơi STT-MRAM phù hợp — nó sẽ thay thế NOR được nhúng ở 28nm / 22nm và hơn thế nữa.“Tuy nhiên, các ứng dụng tiên tiến này đã bị hạn chế bởi hai thách thức chính: 1) cải thiện hiệu suất MTJ để giảm dòng ghi trong khi kiểm soát các phân phối;và 2) tăng mật độ tế bào và mạch MRAM / CMOS để mở rộng quy mô nút nâng cao.Công trình hàng đầu trước đây, tất cả đều ở các nút 28nm - 22nm, đã nêu bật thách thức của việc tích hợp các MTJ cao độ trong không gian dọc ngắn có sẵn giữa các mức kim loại BEOL - một thách thức cho đến nay đã ngăn cản eMRAM 14nm phát triển, ”Daniel Edelstein nói , một thành viên của IBM trong bài báo.Những người khác đã đóng góp vào công việc.

“Ở đây, chúng tôi trình diễn công nghệ eMRAM nút 14nm đầu tiên.Sử dụng macro eMRAM 2Mb, chúng tôi đạt được sự tích hợp ở bước sóng MTJ chặt chẽ (160nm), phù hợp theo chiều dọc giữa M1 và M2.Vị trí này tối đa hóa hiệu suất mạch eMRAM bằng cách loại bỏ ký sinh trùng BEOL xếp chồng lên nhau, đồng thời giảm kích thước và chi phí chip bằng cách xóa các rãnh dây phía trên cho logic và giảm tổng số mức để đấu dây các mảng lớn (có thể cần n + 3 mức Cu cho các MTJ được đặt trên cấp Mn, do đó lợi thế của n = 1).Chúng tôi chứng minh chức năng đọc và ghi, bao gồm hiệu suất ghi xuống 4ns và cho thấy rằng mô-đun quy trình eMRAM có thể được thêm vào trong khi vẫn duy trì các yêu cầu về độ tin cậy của logic BEOL, ”Edelstein nói.

“Một số cải tiến về quy trình đơn vị đã cho phép tích hợp này, bao gồm điện cực dưới đáy vi thạch học (μ-stud) mới lạ (BEL), kiểm soát cấu hình tốt của màng điện môi và khuôn mẫu MTJ, kim loại hóa BEL / MTJ được tối ưu hóa và mức thấp sau MTJ được tối ưu hóa -k planarization trên các mảng và các lĩnh vực logic, ”ông nói.

ReRAM không lý tưởng
CEA-Leti đã chứng minh một kỹ thuật học máy khai thác các đặc điểm “không lý tưởng” của RAM điện trở (ReRAM).

Các nhà nghiên cứu đã vượt qua một số rào cản để phát triển các thiết bị dựa trên ReRAM cho lợi thế của máy tính.

Một tập hợp con của AI, học máy sử dụng mạng nơ-ron trong một hệ thống.Mạng nơ-ron xử lý dữ liệu và xác định các mẫu trong hệ thống.Sau đó, nó khớp với một số mẫu nhất định và tìm hiểu thuộc tính nào trong số những thuộc tính đó là quan trọng.

Trong khi đó, ReRAM cũng là một loại bộ nhớ thế hệ tiếp theo.ReRAM có độ trễ đọc thấp hơn và hiệu suất ghi nhanh hơn so với bộ nhớ flash ngày nay.Trong ReRAM, một điện áp được đặt vào một chồng vật liệu, tạo ra sự thay đổi trong điện trở ghi dữ liệu trong bộ nhớ.

ReRAM, tuy nhiên, rất khó phát triển.Chỉ một số ít đã xuất xưởng các bộ phận trên thị trường.Có những vấn đề khác.Thomas Dalgaty của CEA-Leti trên tạp chí công nghệ Nature Electronics cho biết: “Các phương pháp tiếp cận hiện tại thường sử dụng các thuật toán học tập mà không thể điều hòa được với những điều không lý tưởng nội tại của bộ nhớ điện trở, đặc biệt là sự biến thiên theo chu kỳ.

Dalgaty cho biết: “Ở đây, chúng tôi báo cáo một sơ đồ máy học khai thác khả năng biến đổi của memristor để thực hiện lấy mẫu Monte Carlo của chuỗi Markov trong một mảng được chế tạo gồm 16.384 thiết bị được định cấu hình như một mô hình máy học Bayes,” Dalgaty nói.“Cách tiếp cận của chúng tôi thể hiện sự mạnh mẽ đối với sự xuống cấp của thiết bị ở mười triệu chu kỳ độ bền và dựa trên mô phỏng cấp mạch và hệ thống, tổng năng lượng cần thiết để đào tạo các mô hình được ước tính theo thứ tự microjoule, thấp hơn đáng kể so với Phương pháp tiếp cận dựa trên kim loại-oxit-bán dẫn (CMOS). ”(Từ Mark LaPedus)