Tin tức

Bao bì tiên tiến đang đóng một vai trò lớn hơn và trở thành một lựa chọn khả thi hơn để phát triển các thiết kế chip cấp hệ thống mới, nhưng nó cũng mang đến cho các nhà sản xuất chip một loạt các lựa chọn khó hiểu và đôi khi là một mức giá quá đắt.

Ô tô, máy chủ, điện thoại thông minh và các hệ thống khác đã áp dụng bao bì tiên tiến dưới hình thức này hay hình thức khác.Đối với các ứng dụng khác, nó quá mức cần thiết và một gói hàng hóa đơn giản hơn sẽ đủ.Tuy nhiên, bao bì tiên tiến đang nhanh chóng trở thành một lựa chọn hấp dẫn đối với nhiều người.Ngành công nghiệp đang phát triển các hình thức đóng gói tiên tiến mới hoặc nâng cấp các công nghệ hiện có cho một loạt các ứng dụng, chẳng hạn như 5G và AI.

Các ngành công nghiệp đã mất nhiều năm để đạt được thời điểm này.Việc lắp ráp khuôn trong một gói thô sơ đã có thể thực hiện trong nhiều thập kỷ.Nhưng khi việc mở rộng quy mô hết khả năng, việc đóng gói mở ra một loạt các tùy chọn kiến ​​trúc hoàn toàn mới có thể cải thiện hiệu suất, giảm điện năng và thêm tính linh hoạt vào các thiết kế để vừa tùy chỉnh chúng cho các thị trường cụ thể vừa giảm thời gian đưa ra thị trường.

Tuy nhiên, không có một loại gói nào có thể đáp ứng tất cả các nhu cầu.Mỗi ứng dụng đều khác nhau và mỗi ứng dụng đều có những yêu cầu riêng.Trong một số trường hợp, bao bì tiên tiến thậm chí có thể không phải là giải pháp phù hợp.

Semiconductor Engineering đã xem xét những lợi ích và thách thức của bao bì tiên tiến ở bốn thị trường - máy chủ, thiết bị mạng, kính thông minh và quân sự / hàng không vũ trụ.Mặc dù đây chỉ là một ví dụ về các ứng dụng khả thi, nhưng nó nêu bật một số vấn đề và thách thức chính trong việc đóng gói mà các nhà sản xuất chip sẽ phải đối mặt trong tương lai.

Theo Yole Développement, tổng thị trường đóng gói vi mạch trị giá 68 tỷ đô la vào năm 2019.Trong đó, ngành công nghiệp bao bì tiên tiến là 29 tỷ USD vào năm 2019 và dự kiến ​​sẽ tăng 6,6% để đạt 42 tỷ USD vào năm 2025, theo Yole.

May chủ
Thông thường, để tạo ra một thiết kế tiên tiến hàng đầu, các nhà sản xuất thiết bị dựa vào việc mở rộng quy mô chip.Mục tiêu là đóng gói nhiều chức năng hơn trên một khuôn nguyên khối tại mỗi nút quy trình mới, với một nút mới sẽ ra mắt khoảng 18 đến 24 tháng một lần.Nhưng việc mở rộng quy mô đang trở nên khó khăn và tốn kém hơn ở mỗi nút, đồng thời lợi ích về giá / hiệu suất đang giảm dần.Vì vậy, trong khi quy mô sẽ tiếp tục, không phải tất cả các thành phần trong một hệ thống sẽ mở rộng như nhau.

Walter Ng, phó chủ tịch phát triển kinh doanh của UMC cho biết: “Đó thực sự là về kinh tế học chết chóc.“Tại các nút cạnh tranh, chi phí wafer cao ngất ngưởng, vì vậy rất ít khách hàng và ít ứng dụng có thể đủ khả năng để tận dụng công nghệ quy trình đắt tiền.Ngay cả đối với những khách hàng có đủ khả năng chi trả, một số kích thước khuôn bế của họ đang tăng so với kích thước kẻ ô tối đa.Tất nhiên, điều đó dẫn đến những thách thức về năng suất, sau đó làm trầm trọng thêm vấn đề chi phí.Khách hàng muốn có một giải pháp kỹ thuật tối ưu hơn, mang lại giải pháp kinh doanh hiệu quả hơn về chi phí.Lượng thời gian cần thiết để thiết kế và xác minh một hệ thống lớn trên chip (SoC) ở mức độ cao cũng là mối quan tâm của nhiều người từ góc độ thời gian đến thị trường. ”

Trong thế giới máy chủ, điều này chỉ ra cả sự phân tách - giảm tải các chức năng không yêu cầu hoặc không được hưởng lợi từ logic kỹ thuật số tiên tiến nhất - cũng như tích hợp không đồng nhất bằng cách sử dụng kết nối liên kết tốc độ cao.Có một số tùy chọn có sẵn, nhưng mối quan tâm hiện tại là xung quanh chiplets.

Trong chiplets, một nhà sản xuất chip có thể có một menu gồm các khuôn mô-đun, hoặc chiplet, trong một thư viện, không phải tất cả đều phải được phát triển tại cùng một nút quy trình.Nói chung, một thiết kế bao gồm các chiplet giống như một SoC nguyên khối, nhưng chi phí phát triển ít hơn.

Tất cả điều này nghe có vẻ tốt trên giấy tờ, nhưng có một số thách thức.“Đây là một môi trường mới nổi.Đó là một mô hình mới.Không có nhiều tiêu chuẩn khi nói đến giao diện.Những người sớm áp dụng tích hợp chiplet có xu hướng là các công ty tích hợp theo chiều dọc có thể kiểm soát tất cả các yếu tố thiết kế, và đặc biệt là các giao diện, ”Eelco Bergman, giám đốc cấp cao phát triển kinh doanh tại ASE, cho biết trong một bài thuyết trình tại hội nghị IMAPS2020 gần đây.“Ngày nay, các thiết kế chiplet phần lớn sẽ được thúc đẩy bởi một nhà phát triển chip, cho dù đó là IDM hay một nhà cung cấp nổi tiếng.Khi ngành công nghiệp phát triển và các hệ sinh thái mở ra, bạn sẽ thấy sự thay đổi này ”.

Những người khác đã đồng ý.“Việc hiểu rõ thiết kế xe buýt và thông số kỹ thuật giao diện thực sự rất quan trọng.Nếu đó là một tình huống độc quyền, thì rõ ràng khách hàng sẽ đóng vai trò chính ở đó.Điều đó sẽ đúng trong một thời gian, ”Mike Kelly, phó chủ tịch tích hợp công nghệ và gói tiên tiến tại Amkor, cho biết trong một bài thuyết trình.“Một khi chúng tôi thiết lập một nơi mà chúng tôi có kiến ​​trúc xe buýt chung mà mọi người đều hiểu và được chỉ rõ, thì thiết kế có thể rất linh hoạt, cho dù đó là một công ty tích hợp theo chiều dọc, IDM hay OSAT cho vấn đề đó.”

AMD, Intel và một số hãng khác đã giới thiệu các kiến ​​trúc giống như chiplet.Ví dụ, thay vì một khuôn lớn nguyên khối, dòng vi xử lý máy chủ mới nhất của AMD tích hợp các khuôn nhỏ hơn trong một mô-đun, đôi khi được gọi là mô-đun đa chip (MCM).Các chip được kết nối bằng cách sử dụng kết nối liên hoàn.

Được gọi là thiết kế chiplet 2D, MCM của AMD kết hợp I / O tích hợp và khuôn bộ điều khiển bộ nhớ dựa trên quy trình 14nm.Cái chết đó nằm ở giữa.Tám khuôn vi xử lý 7nm cũng được tích hợp trong MCM.Bốn khuôn bộ xử lý được đặt ở mỗi bên của khuôn I / O.

Hình 1: Quy trình máy chủ EPYC của AMD với 8 lõi và 1 I / O Nguồn: AMD

Đối với các dòng bộ xử lý máy chủ của mình, AMD đã chuyển sang cách tiếp cận giống như chiplet vì một số lý do.Bryan Black cho biết: “Để tiếp tục xu hướng hiệu suất cần thiết của hiệu suất 2X hai năm một lần, chúng tôi sẽ cần chiplet để không chỉ cho phép nhiều bóng bán dẫn hơn với năng suất tốt hơn mà còn để giảm tổng lượng silicon nút nâng cao. một thành viên cấp cao tại AMD, trong một bài thuyết trình.

Trong tương lai, AMD có kế hoạch mở rộng nỗ lực MCM của mình trên mặt trận bộ xử lý máy chủ.Nó cũng có kế hoạch phát triển chiplets bằng cách sử dụng kỹ thuật xếp chồng 3D.Black nói: “Khi chúng tôi chuyển sang công nghệ xếp chồng 3D, chúng tôi sẽ làm trầm trọng thêm tất cả những thách thức mà chúng tôi đang thực hiện ở chế độ 2D.

Cả hai thiết kế chiplet dựa trên 2D và 3D đều có nhiều thách thức giống nhau.“Chiplets không miễn phí,” Black nói.“Họ có một chi phí liên quan, cả chi phí đóng gói và tăng chi phí khu vực khuôn.Chúng tôi không thể lấy một thành phần nguyên khối có diện tích 2X và chia nó thành hai khuôn nhỏ hơn, mỗi khuôn chỉ có diện tích 1X.Có một chi phí khi giao tiếp giữa hai, cũng như logic nguồn bổ sung, logic đồng tiền bổ sung, điều khiển xung nhịp bổ sung và cũng như điều khiển kiểm tra hiệu quả.Chúng tôi có rất nhiều logic điều khiển bổ sung ngoài chi phí giao tiếp I / O được yêu cầu để kết nối hai khuôn này và làm cho chúng trông giống với càng giống một khuôn càng tốt ”.

Trên hết, một gói yêu cầu khuôn có sản lượng tốt, còn được gọi là khuôn tốt.Một lỗi trong gói có thể dẫn đến lỗi sản phẩm hoặc hệ thống.“Có sự thay đổi tham số trong tất cả các khuôn.Và vì vậy chúng tôi có một bài kiểm tra cơ bản và vấn đề đặc tính của các giải pháp nhiều khuôn.Một số chậm.Một số nhanh.Một số tiêu thụ ít nhiều điện năng, ”Black nói.

Nhiệt, phân phối điện và độ tin cậy cũng là những thách thức với các thiết kế dựa trên chiplet.Và sau đó, nếu gói không thành công, câu hỏi lớn là ai chịu trách nhiệm.Đó là nhà cung cấp chip, nhà cung cấp IP hay nhà đóng gói?

Đối với điều này, ngành công nghiệp bao bì có thể học hỏi từ những kinh nghiệm trong quá khứ, đặc biệt là trong giai đoạn đầu của 2.5D.Với 2.5D, các khuôn được xếp chồng lên nhau hoặc đặt cạnh nhau trên đầu của bộ liên kết.Interposer, kết hợp thông qua vias silicon (TSV), hoạt động như cầu nối giữa các chip và bo mạch.

Trong giai đoạn đầu của 2.5D, các nhà sản xuất thiết bị đã phải vật lộn với các khuôn khổ khác nhau, các vấn đề tích hợp và thách thức về năng suất.Tuy nhiên, theo thời gian, các nhà cung cấp đã khắc phục được các vấn đề.

“Tôi nhớ khi các dự án 2.5D bắt đầu,” Kelly của Amkor nói.“Điều quan trọng nhất đã giúp chúng tôi đạt được sản lượng.Sau đó, nó không phải là một thách thức lớn để phân loại qua một số tổn thất năng suất mà bạn gặp phải. "

Nếu một thiết bị chết không đáp ứng thông số kỹ thuật, thì các nhà cung cấp sẽ tiến hành phân tích nguyên nhân gốc rễ sâu rộng của thiết bị.Điều này đòi hỏi một chiến lược kiểm tra âm thanh.

Cùng một loại công thức có thể được thực hiện để tích hợp không đồng nhất bằng cách sử dụng chiplet.Như trước đây, việc phát triển chết với năng suất tốt là rất quan trọng.“Bạn sẽ đưa nó đến một thái cực khác.Bạn sẽ có nhiều khuôn và nhiều khớp hàn hơn.Nhưng miễn là quy trình lắp ráp cơ bản của bạn vững chắc, thì việc thảo luận sẽ không quá đau đớn như chúng tôi đã tìm thấy với 2.5D, ”Kelly nói.

Thật vậy, gói hàng phải có sản lượng tốt với chi phí chấp nhận được.Nhưng khi xảy ra hỏng hóc, nó sẽ quay trở lại nhà cung cấp.“Vào cuối ngày, nhà cung cấp là người chịu trách nhiệm cuối cùng về sản phẩm.Nhưng cơ sở cung cấp đã hỗ trợ nhà cung cấp chip đó để giúp đỡ trong quá trình phân tích lỗi đó.Khi điều đó được xác định, nghĩa vụ và trách nhiệm trở nên rõ ràng hơn nhiều, ”Bergman của ASE nói.

Mục đích là để ngăn chặn thất bại ngay từ đầu.Điều đó cần một cách tiếp cận tổng thể bắt đầu từ thiết kế.Ken Molitor, Giám đốc điều hành tại Quik-Pak cho biết: “Thông qua giai đoạn thiết kế, chúng tôi sẽ tìm ra những gì sẽ phù hợp nhất với khách hàng.“Chúng tôi sẽ chìa khóa trao tay toàn bộ dự án, nơi chúng tôi thiết kế chất nền, chế tạo chất nền và sau đó đưa ra một thiết kế gắn kết.Sau đó, chúng tôi sẽ lắp ráp nó.Có một số mốc quan trọng nhất định (trong suốt quá trình.) Điều đó có xu hướng giảm rủi ro cho anh ấy và cuối cùng của chúng tôi. "

Thiết bị mạng
Các nhà cung cấp thiết bị mạng phải đối mặt với nhiều thách thức tương tự.Mạng là một hệ thống phức tạp trải dài từ văn phòng gia đình đến đám mây.Để giải quyết những thị trường này, các nhà cung cấp thiết bị truyền thông bán các hệ thống khác nhau cho các phần khác nhau của mạng.

Ví dụ, trong một phần của mạng, Cisco bán một bộ định tuyến cho các nhà cung cấp dịch vụ quy mô lớn.Bộ định tuyến định hướng mạng bằng cách sử dụng các gói dữ liệu IP.Bộ định tuyến mới nhất của Cisco dựa trên ASIC nội bộ của riêng nó.Được xây dựng trên quy trình 7nm, ASIC nguyên khối của Cisco cho phép băng thông 12,8 Tbps trên cùng một con chip.

Cisco cũng phát triển ASIC cho các sản phẩm mạng khác của mình.Các nhà cung cấp thiết bị truyền thông khác cũng phát triển ASIC.

Các nhà cung cấp cũng đang khám phá hoặc triển khai các phương pháp tiếp cận thay thế vì một số lý do.Tại mỗi nút, ASIC ngày càng trở nên lớn hơn và đắt hơn.Nó cũng kết hợp một SerDes (bộ nối tiếp / bộ khử không khí), cung cấp thông tin liên lạc giữa chip với chip tốc độ cao.

Valery Kugel, một kỹ sư cấp cao của Juniper, cho biết: “Các yêu cầu mở rộng băng thông mạng dẫn đến việc tăng kích thước khuôn ASIC mạng với mọi thế hệ công nghệ”.“(Các) SerDes đang chiếm một phần lớn diện tích ASIC.”

Có những vấn đề khác.ASIC bao gồm cả khối kỹ thuật số và khối tương tự.Phần kỹ thuật số được hưởng lợi từ việc mở rộng quy mô, cho phép nhiều chức năng hơn với băng thông cao hơn.Nhưng không phải mọi thứ đều có lợi từ việc mở rộng quy mô.

“Chức năng SerDes không bị thu hẹp.Đó là một cấu trúc tương tự.Nó không mở rộng quy mô tốt, ”Nathan Tracy, một nhà công nghệ và quản lý các tiêu chuẩn ngành tại TE Connectivity cho biết.Tracy cũng là chủ tịch của Diễn đàn Kết nối Internet Quang học (OIF), một nhóm tiêu chuẩn công nghiệp.

Có một số giải pháp ở đây, bao gồm cả chiplets.Để kết nối các khuôn trong một gói, OIF đang phát triển một tiêu chuẩn giao diện die-to-die được gọi là CEI-112G-XSR.XSR kết nối chiplet và động cơ quang học trong MCM.Nó cho phép tốc độ dữ liệu lên đến 112Gbps qua một liên kết tiếp cận ngắn.XSR vẫn ở dạng dự thảo.

Có một số cách để triển khai chiplets và XSR trong thiết bị mạng.Ví dụ: ASIC lớn được chia thành hai khuôn nhỏ hơn, được kết nối bằng liên kết XSR.

Trong một ví dụ khác, khối SerDes lớn được chia thành bốn khuôn I / O nhỏ hơn.Sau đó, trong MCM, ASIC nằm ở giữa, được bao quanh bởi bốn chiplet I / O nhỏ hơn.

Hình 2: Ví dụ về SoC chuyển mạch Ethernet yêu cầu kết nối die-to-die.Nguồn: Synopsys

Ngoài ra, một nhà sản xuất thiết bị có thể tích hợp động cơ quang học với chip chuyển mạch ASIC trong MCM.

Tracy nói: “Có rất nhiều lời bàn tán trong ngành về quang học đóng gói.“Tôi đang nói về khả năng chuyển từ các bộ thu phát quang học có thể cắm được ở phần mặt của công tắc sang việc gắn động cơ quang học trực tiếp trên silicon chuyển mạch.Bạn cần kết nối tốc độ cao công suất thấp.Trọng tâm của cuộc thảo luận đó là sự phát triển XSR của OIF. ”

Việc áp dụng chiplets sẽ phụ thuộc vào ứng dụng.Trong một số trường hợp, ASIC vẫn có ý nghĩa.Có một số yếu tố ở đây, chẳng hạn như chi phí và lợi nhuận.Tracy nói: “Đó là tất cả về việc giảm tiêu thụ điện năng.

“Sử dụng chiplet cho phép giảm kích thước khuôn chính để vừa với giới hạn kích thước ô.Nhưng hầu hết các vi mạch không bị giới hạn bởi kẻ ô.Vì vậy, đối số này chỉ hoạt động đối với một số lượng rất nhỏ các vi mạch.Đó là một lập luận chặt chẽ không áp dụng cho hầu hết các thiết kế, ”theo một chuyên gia.“Nếu bạn chia đôi thiết kế, bạn sẽ nhận được gấp 2 lần số khuôn trên mỗi tấm.Giả sử các khuyết tật 'D' trên mỗi tấm wafer là tương đối không đổi, thì năng suất của bạn sẽ chuyển từ XD đến 2X-D.Tất nhiên, mỗi gói cần gấp đôi số khuôn, do đó, năng suất hiệu quả của bạn là (2X-D) / 2 = XD / 2.Bạn đã cắt giảm một nửa các khuyết tật một cách hiệu quả với chi phí của một gói hai khuôn phức tạp hơn so với một gói khuôn.Khi công nghệ đóng gói nhiều khuôn cải tiến theo thời gian, điều này sẽ ít trở ngại hơn ”.

Kính thông minh
Các giải pháp này có thể phù hợp với thiết bị mạng, nhưng thị trường tiêu dùng có những yêu cầu khác nhau, đặc biệt là đối với các sản phẩm mới và mới nổi.

Ví dụ, trong R&D, một số công ty đang phát triển kính thông minh thế hệ tiếp theo hoặc kính AR / VR.Thực tế ảo (VR) cho phép người dùng trải nghiệm môi trường ảo 3D.Thực tế tăng cường (AR) lấy hình ảnh do máy tính tạo ra và phủ chúng lên hệ thống.

Nếu công nghệ hoạt động, kính AR / VR có thể được sử dụng để truy xuất dữ liệu, nhận dạng khuôn mặt, trò chơi và dịch ngôn ngữ.Họ cũng có thể chiếu một bài thuyết trình hoặc một bàn phím trên một bề mặt.

Chiao Liu, giám đốc và nhà khoa học nghiên cứu tại Facebook Reality Labs, cho biết trong một bài báo tại IEDM năm ngoái: “[AR / VR] và các thiết bị biến thể của chúng chỉ mới bắt đầu trong hành trình trở thành nền tảng điện toán thế hệ tiếp theo.

Phát triển một cặp kính thông minh hữu ích và rẻ tiền không phải là một nhiệm vụ đơn giản.Các sản phẩm này yêu cầu chip, màn hình và giao diện tiêu thụ năng lượng thấp mới.Trong những chiếc kính này, các chương trình được kích hoạt bằng giọng nói, ánh mắt và chuyển động của đầu / cơ thể.Tất cả các công nghệ này phải được bảo mật.

Ron Ho, giám đốc kỹ thuật silicon của Facebook, cho biết trong một bài thuyết trình tại IMAPS2020: “Chúng tôi sẽ cần những cải tiến mạnh mẽ trên toàn bộ hội đồng quản trị.“Tôi cần nhiều hiệu suất hơn so với sức mạnh mà tôi có thể duy trì trong các hệ thống ngày nay.Nói chung, tôi cần chạy mọi thứ nhanh hơn với độ trễ thấp hơn ”.

Để kích hoạt kính thông minh ở kiểu dáng phù hợp, đóng gói vi mạch là chìa khóa.“Tôi phải quản lý các gói cho phép những thứ như tăng hiệu suất và độ trễ thấp hơn,” Ho nói.“Bạn không thể buộc các con chip phải đi qua một dấu vết nhiều inch và đốt cháy nhiều năng lượng trên PCIe.Nhưng đúng hơn là bạn đồng gói chúng và đặt chúng bên cạnh nhau.Và thông qua TSV, chúng có băng thông cao hơn nhiều và kết nối hiệu suất cao hơn. ”

Tại IEDM, Facebook đã tiết lộ một số manh mối về kính AR / VR của mình, đang trong quá trình R&D.Trong một bài báo, Facebook đã phác thảo sự phát triển của công nghệ giao diện thị giác máy tính cho kính AR / VR.Công nghệ cơ bản là cảm biến hình ảnh CMOS tiên tiến.

Cảm biến hình ảnh CMOS cung cấp các chức năng của máy ảnh trong điện thoại thông minh và các sản phẩm khác.Nhưng cảm biến hình ảnh tiêu chuẩn không đủ cho kính AR / VR.Điều bắt buộc là cảm biến hình ảnh được tối ưu hóa khả năng nhận biết máy với bao bì tiên tiến.Trong bài báo, Facebook đã mô tả một cảm biến hình ảnh ba lớp.Lớp đầu tiên là cảm biến hình ảnh với bộ xử lý, tiếp theo là bộ xử lý tổng hợp và sau đó là nền tảng điện toán đám mây.

Facebook cũng đề cập đến liên kết lai đồng.Đối với điều này, các khuôn được xếp chồng lên nhau và kết nối bằng kỹ thuật liên kết khuếch tán đồng-đồng.Không rõ liệu Facebook có đi theo con đường này hay không, nhưng liên kết lai là một công nghệ được biết đến trong thế giới cảm biến hình ảnh.

Quân sự / hàng không vũ trụ
Trong khi đó, trong nhiều thập kỷ, Bộ Quốc phòng Mỹ (DoD) đã công nhận rằng công nghệ chip là điều cần thiết cho ưu thế quân sự của Mỹ.Đối với các hệ thống khác nhau, cộng đồng quốc phòng sử dụng chip ở cả nút nâng cao và nút trưởng thành.Bao bì cũng là một phần quan trọng của phương trình.

Quân sự / hàng không vũ trụ liên quan đến vô số khách hàng với các yêu cầu khác nhau, mặc dù có một số chủ đề chung ở đây.Molitor của Quik-Pak cho biết: “Chúng tôi phục vụ rất nhiều lĩnh vực khác nhau.“Chúng tôi phục vụ ngành hàng không.Các chương trình mil / aero có xu hướng tồn tại lâu dài.Họ đã quen với việc xử lý các linh kiện phải hoạt động từ 20 đến 30 năm ”.

Khách hàng Mil / aero phải đối mặt với những thách thức khác.Đối với lĩnh vực thương mại, chi phí phát triển các chip tiên tiến rất tốn kém, nhưng lợi ích đang thu hẹp ở mỗi nút.Thêm vào đó, khối lượng tương đối thấp đối với cộng đồng quốc phòng.

Đôi khi, cộng đồng quốc phòng sử dụng các xưởng đúc không phải của Hoa Kỳ để có được chip tiên tiến, nhưng họ thích sử dụng các nhà cung cấp trong nước cho mục đích bảo mật.Khách hàng Mil / aero muốn có một chuỗi cung ứng đáng tin cậy và đảm bảo cho cả chip và gói.

Tuy nhiên, DoD đang tìm kiếm các cách tiếp cận thay thế ngoài việc mở rộng quy mô chip, cụ thể là tích hợp không đồng nhất và chiplets.

Ví dụ, Intel gần đây đã được trao một hợp đồng mới cho nỗ lực chiplet mới của DoD, được gọi là chương trình Nguyên mẫu tích hợp không đồng nhất hiện đại (SHIP).Theo kế hoạch, Intel đã thành lập một tổ chức thương mại mới của Hoa Kỳ xung quanh chiplets.Chương trình này cho phép khách hàng tiếp cận với các khả năng đóng gói của Intel, bao gồm DoD và cộng đồng quốc phòng.

Có nhiều phần khác nhau đối với chương trình SHIP.Trong khi Intel giành được phần kỹ thuật số của chương trình, Qorvo đã được trao phần RF của dự án SHIP.Theo dự án đó, Qorvo sẽ thành lập một trung tâm thiết kế, sản xuất và tạo mẫu bao bì không đồng nhất RF ở Texas.Trung tâm này chủ yếu sẽ phục vụ cộng đồng quốc phòng.

Qorvo không phải là mới đối với mil / aero.Trong nhiều năm, nhà cung cấp thiết bị RF và các sản phẩm khác cung cấp cả dịch vụ đúc và đóng gói cho mil / aero và lĩnh vực thương mại.Công ty phát triển các thiết bị dựa trên gallium nitride (GaN), gallium arsenide (GaAs) và các quy trình khác.

Tính theo mil / aero, các yêu cầu về bao bì đã thay đổi trong những năm qua.“Khi tôi mới bắt đầu làm việc cho Qorvo nhiều năm trước, không ai muốn chúng tôi gửi cho họ các bộ phận đã đóng gói.Ông Dean White, giám đốc chiến lược thị trường hàng không và quốc phòng tại Qorvo, cho biết.“Chúng tôi đã thấy thị trường thay đổi từ loại thị trường quân sự-hàng không vũ trụ, loại hình không gian trống, sang tích hợp bao bì và đóng gói.Bao bì mạnh mẽ hơn với môi trường so với những năm trước đây.Chúng tôi đóng rất nhiều gói mil / aero với nhiều loại gói khác nhau, tùy thuộc vào mức công suất, khả năng tản nhiệt và độ bền đối với độ rung. "

Theo chương trình SHIP, Qorvo sẽ cung cấp các dịch vụ đóng gói không đồng nhất bằng cách sử dụng các thiết bị dựa trên GaN, GaAs và silicon.Mục tiêu là để đáp ứng cái mà DoD gọi là SWAP-C, một từ viết tắt biểu thị các yêu cầu về kích thước, trọng lượng, sức mạnh và chi phí cho các gói hàng trong các ứng dụng khác nhau, chẳng hạn như hệ thống radar mảng pha, phương tiện không người lái, nền tảng tác chiến điện tử và vệ tinh.

Chương trình SHIP dành cho việc đóng gói, mặc dù Qorvo sẽ cung cấp dịch vụ một cửa.Nó sẽ tiếp tục cung cấp dịch vụ đúc và đóng gói cho hàng triệu khách hàng hàng không.“Chúng tôi đang mô hình hóa nó theo mô hình xưởng đúc của chúng tôi.Chúng tôi đang sử dụng cùng một loại mô hình truy cập mở.Và đây sẽ là một dịch vụ.Bạn có thể thiết kế trong xưởng đúc của chúng tôi.Và sau đó bạn có thể nói, 'Bạn có thể lấy những bộ phận đó và sau đó đóng chúng vào một gói không?'Vì vậy, đây là một sự bổ sung hoặc mở rộng khả năng hiện tại của chúng tôi, ”White nói.

Trong khi đó, mil / aero liên quan đến công việc tùy chỉnh.Mỗi khách hàng có thể có các yêu cầu đóng gói khác nhau với nhiều thách thức khác nhau.

Lấy RF làm ví dụ.White nói: “Một trong những thách thức mà bạn gặp phải trong cộng đồng RF là, khi bạn đặt một thiết bị vào một gói, nó sẽ thay đổi hiệu suất của RF.“Bạn phải thiết kế chip và MMIC của mình để phù hợp với bên trong các gói này và hoạt động càng gần càng tốt với hiệu suất dự kiến ​​ban đầu của chúng”.

Với suy nghĩ đó, việc phát triển một mô hình chiplets xung quanh RF nói dễ hơn làm.“(SHIP) được nhắm mục tiêu sử dụng GaN, GaAs và silicon.Tất cả chúng cũng sẽ được tích hợp bên trong các gói không đồng nhất này, ”White nói.“Bạn đi với tần suất càng cao, thì việc làm một thiết kế kiểu chiplet càng trở nên khó khăn hơn.Đó là một trong những lĩnh vực mà chúng tôi đang khám phá trong khuôn khổ SHIP.Đây là cách mà chính phủ gọi là thiết kế kiểu chiplet.Và điều đó vẫn chưa được xác định hoàn toàn ”.

Phần kết luận
Có rất nhiều thị trường khác dự kiến ​​sẽ thúc đẩy sự hội nhập không đồng nhất hơn.Các máy tính Mac cấp thấp của Apple đang chuyển sang bộ xử lý M1 được phát triển nội bộ tích hợp lõi CPU, đồ họa, công cụ học máy trong một “gói tùy chỉnh”, theo công ty.

Đó cũng chỉ là sự khởi đầu.Có những cơ hội mới cho việc đóng gói ở các thị trường khác, chẳng hạn như 5G, AI, di động và rất nhiều thách thức đi cùng với chúng.Nhưng dường như không thiếu cơ hội để giữ cho ngành công nghiệp bận rộn, trong bối cảnh những thay đổi mới và hoành tráng đang diễn ra trên thị trường. (Theo Mark LaPedus)