Tin tức

Chi phí gia tăng và sự phức tạp của việc phát triển chip ở các nút tiên tiến nhất đang buộc nhiều nhà sản xuất chip bắt đầu chia chip đó thành nhiều phần, không phải tất cả đều yêu cầu các nút cạnh hàng đầu.Thách thức là làm thế nào để đặt các mảnh tách rời đó lại với nhau.

Khi một hệ thống phức tạp được tích hợp nguyên khối - trên một miếng silicon - sản phẩm cuối cùng là sự thỏa hiệp giữa các hạn chế về ngân sách nhiệt của các thiết bị thành phần.

Ví dụ, 3D NAND cần polysilicon nhiệt độ cao, nhưng nhiệt độ cần thiết sẽ làm giảm hiệu suất của logic CMOS.

Việc phân tách bộ nhớ và logic để tách các tấm wafer cho phép các nhà sản xuất tối ưu hóa từng công nghệ một cách độc lập.Tích hợp dị bản thậm chí còn trở nên hấp dẫn hơn khi các cảm biến, bộ thu phát và các phần tử không phải CMOS khác được thêm vào hỗn hợp.

Vấn đề là làm thế nào để kết nối tất cả các mảnh.Tích hợp nguyên khối phụ thuộc vào quy trình kim loại hóa backend-of-line (BEOL) được thiết lập tốt.Khi các thành phần được đóng gói riêng biệt, các nhà sản xuất chuyển sang mảng lưới bóng và thiết kế tương tự.Nhưng khi hai hoặc nhiều khuôn được lắp ráp thành một gói duy nhất, các quy trình được sử dụng để kết nối chúng nằm trong một vùng trung gian được xác định kém giữa hai khuôn.

Nhiều thiết kế hệ thống trong gói dựa trên kết nối hàn.Các công cụ chọn và đặt đặt các khuôn đơn đã được va chạm trước trên máy trộn hoặc trực tiếp trên tấm wafer đích.Lò nấu chảy lại hoàn thành các liên kết hàn trong một bước thông lượng cao.Vật liệu hàn mềm hơn cũng đóng vai trò như một lớp tuân thủ, làm mịn các biến thể độ cao có thể làm giảm chất lượng liên kết.

Thật không may, công nghệ dựa trên mối hàn không mở rộng đến các kết nối mật độ rất cao mà cảm biến hình ảnh, bộ nhớ băng thông cao và các ứng dụng tương tự yêu cầu.Quá trình liên kết làm phẳng và ép các vết hàn, do đó dấu vết cuối cùng của liên kết lớn hơn một chút so với vết hàn.Khi cao độ đó giảm xuống, đơn giản là không có đủ chỗ cho chất hàn để tạo ra một kết nối mạnh mẽ.Trong công trình được trình bày tại Hội nghị đóng gói cấp Wafer quốc tế năm 2019, Guilian Gao và các đồng nghiệp tại Xperi đã ước tính rằng kích thước khả thi tối thiểu để tích hợp dựa trên chất hàn là khoảng 40 micron.

Mối nối hàn Cu-Sn còn bị hạn chế bởi các tính chất cơ học kém, góp phần gây ra các vết nứt, hỏng do mỏi và di chuyển điện.Ngành công nghiệp đang tìm kiếm một công nghệ liên kết trạng thái rắn thay thế để tạo điều kiện mở rộng quy mô cao độ hơn nữa, nhưng không nhiều quy trình có thể phù hợp với tốc độ cao, chi phí thấp và tính linh hoạt của liên kết hàn.

Ví dụ, bất kỳ sơ đồ liên kết nào được chọn phải có khả năng phù hợp với sự thay đổi chiều cao của miếng đệm và miếng đệm liên kết.Nhiệt độ quá trình cũng phải đủ thấp để bảo vệ tất cả các thành phần của ngăn xếp thiết bị.Khi các chương trình đóng gói liên quan đến nhiều lớp interposers và các chip gắn liền, lớp cơ sở phải đối mặt với các yêu cầu nhiệt đặc biệt khó khăn.Mỗi lớp phía trên đế có thể yêu cầu một bước liên kết riêng biệt.

Một giải pháp thay thế được đề xuất, liên kết trực tiếp đồng-đồng, có ưu điểm là đơn giản.Không có lớp xen kẽ, nhiệt độ và áp suất sẽ kết hợp các miếng đệm trên và dưới thành một miếng kim loại duy nhất, tạo ra kết nối mạnh nhất có thể.Đó là ý tưởng đằng sau liên kết nén nhiệt.Các trụ đồng trên một miếng chết phù hợp trên một miếng chết thứ hai.Truyền động nhiệt và áp suất khuếch tán qua bề mặt để tạo ra một liên kết lâu dài.Nhiệt độ điển hình trong khoảng 300 ºC làm mềm đồng, cho phép hai bề mặt đồng dạng với nhau.Tuy nhiên, quá trình liên kết bằng nén nhiệt có thể mất từ ​​15 đến 60 phút và yêu cầu môi trường được kiểm soát để ngăn chặn quá trình oxy hóa đồng.

Các bề mặt sạch dính vào nhau
Một kỹ thuật liên quan chặt chẽ, liên kết lai, cố gắng ngăn chặn quá trình oxy hóa bằng cách nhúng kim loại vào một lớp điện môi.Trong một quá trình damascene gợi nhớ đến quá trình kim loại hóa kết nối giữa các tấm wafer, đồng mạ điện lấp đầy các lỗ được cắt vào chất điện môi.CMP loại bỏ đồng dư thừa, để lại các miếng đệm liên kết lõm xuống so với chất điện môi.Đặt hai bề mặt điện môi tiếp xúc với nhau tạo ra liên kết tạm thời.

Trong công trình được trình bày tại Hội nghị Công nghệ và Linh kiện Điện tử IEEE 2019, các nhà nghiên cứu tại Leti đã chứng minh việc sử dụng giọt nước để tạo thuận lợi cho việc liên kết.Nhóm Xperi giải thích rằng mối liên kết này đủ mạnh để cho phép các nhà sản xuất lắp ráp một ngăn xếp nhiều chip hoàn chỉnh.

Liên kết điện môi bao bọc đồng, ngăn chặn quá trình oxy hóa và cho phép thiết bị liên kết sử dụng môi trường xung quanh.Để hình thành một liên kết lâu dài, các nhà sản xuất chuyển sang phương pháp ủ tận dụng hệ số giãn nở nhiệt lớn hơn của đồng.Bị giới hạn bởi chất điện môi, đồng buộc phải nở ra ở bề mặt tự do của nó, thu hẹp khoảng cách giữa hai khuôn.Sự khuếch tán đồng sau đó tạo thành một liên kết luyện kim vĩnh viễn.Trong một ngăn xếp phức tạp, một bước ủ duy nhất có thể kết dính tất cả các chip thành phần cùng một lúc.Nhiệt độ ủ tương đối thấp là đủ trong trường hợp không có oxit bản địa hoặc rào cản khác.

Chiều cao của miếng đệm được xác định bởi CMP, một quá trình trưởng thành, được kiểm soát tốt.Vì tất cả những lý do này, liên kết lai giữa wafer-to-wafer đã được sử dụng trong các ứng dụng như cảm biến hình ảnh trong vài năm.Các ứng dụng liên kết wafer-to-wafer yêu cầu sự liên kết giữa các tấm wafer và phụ thuộc vào năng suất thiết bị cao để giảm thiểu tổn thất.Các khuôn bị lỗi trên hai tấm wafer không có khả năng xếp hàng, do đó, một khuyết tật trên một tấm wafer có thể gây ra việc mất một con chip tốt tương ứng trên tấm wafer phù hợp.

Liên kết lai Die-to-wafer và die-to-interposer có thể mở ra một không gian ứng dụng lớn hơn, cho phép các hệ thống phức tạp không đồng nhất trong một gói duy nhất.Tuy nhiên, các ứng dụng này cũng yêu cầu các luồng quy trình phức tạp hơn.Trong khi các quy trình wafer-to-wafer và die-to-wafer (hoặc interposer) đặt ra các yêu cầu tương tự đối với bước CMP và trên bản thân liên kết, việc xử lý các chip đơn sau CMP lại khó khăn hơn.Dây chuyền sản xuất phải có khả năng kiểm soát các hạt được tạo ra bởi bước đơn nguyên vốn lộn xộn, tránh các khoảng trống và các khuyết tật liên kết khác. Từ Katherine Derbyshire.