Gửi tin nhắn

Tin tức

January 19, 2021

5 chìa khóa cho thiết kế bao bì vi mạch thế hệ tiếp theo

Đối với nhiều ứng dụng, đóng gói vi mạch thế hệ tiếp theo là con đường tốt nhất để đạt được quy mô silicon, mật độ chức năng và tích hợp không đồng nhất trong khi giảm kích thước gói tổng thể.Tích hợp không đồng nhất và đồng nhất cung cấp một con đường để nâng cao chức năng của thiết bị, thời gian đưa ra thị trường nhanh hơn và khả năng phục hồi năng suất silicon.

Nhiều nền tảng công nghệ tích hợp đã xuất hiện cho phép tối ưu hóa chi phí, kích thước, hiệu suất và điện năng đáp ứng nhu cầu của nhiều thị trường, chẳng hạn như điện toán di động, ô tô, 5G, trí tuệ nhân tạo (AI), thực tế tăng cường (AR) và thực tế ảo ( VR), điện toán hiệu suất cao (HPC), IoT, y tế và hàng không vũ trụ.

Tuy nhiên, các gói này có những thách thức riêng đối với các công cụ và phương pháp thiết kế gói truyền thống.Các nhóm thiết kế phải làm việc cùng nhau để xác minh và tối ưu hóa toàn bộ hệ thống, không chỉ các yếu tố riêng lẻ.Thiết kế chất nền bao bì vi mạch truyền thống thường rất giống với một tấm laminate quy mô nhỏ và / hoặc PCB tích hợp.Nó thường được sản xuất bởi các nhà chế tạo PCB truyền thống và thường được thiết kế bằng các công cụ PCB đã được sửa đổi.

Ngược lại, các gói tiên tiến ngày nay sử dụng các kỹ thuật, vật liệu và quy trình sản xuất ngày càng phổ biến hơn với quy trình đúc silicon và yêu cầu một cách tiếp cận mới để thiết kế và xác minh ở mọi cấp độ.

Một trong những thách thức đầu tiên mà nhóm thiết kế phải vượt qua là tổng hợp chính xác các chất nền — có thể là cả chủ động và thụ động — và các thiết bị rời rạc.Các chất nền và thiết bị này đến từ nhiều nguồn và nhà cung cấp, rất có thể, có sẵn ở nhiều định dạng và thường là khác nhau.

Với nhiều nguồn dữ liệu và định dạng, rõ ràng là cần phải có quy trình xác minh toàn diện — quy trình xác minh vật lý cấp độ lắp ráp cũng như xác minh khả năng kiểm tra, ứng suất và điện, cấp hệ thống chuyên sâu hơn.Cũng cần có các công cụ thiết kế cung cấp các luồng nhanh chóng, chính xác và tự động để đảm bảo có thể đáp ứng các kỳ vọng về hiệu suất và lịch trình thị trường.Lý tưởng nhất là các luồng này cung cấp một quy trình tích hợp duy nhất được xây dựng xung quanh một mô hình kỹ thuật số 3D, hoặc mô hình kỹ thuật số đôi, của toàn bộ cụm gói không đồng nhất.

Các gói vi mạch thế hệ tiếp theo này cần một giải pháp thiết kế và xác minh thế hệ tiếp theo kết hợp và hỗ trợ:

Tạo mẫu kỹ thuật số
Tích hợp nhiều miền
Khả năng mở rộng và phạm vi
Bàn giao sản xuất chính xác
Dấu hiệu vàng

Đôi kỹ thuật số cho nguyên mẫu ảo

Việc xây dựng một mô hình ảo, song sinh kỹ thuật số của lắp ráp không đồng nhất 2.5D / 3D cung cấp sự thể hiện toàn diện của hệ thống đầy đủ bao gồm nhiều thiết bị và chất nền.Bộ đôi kỹ thuật số cho phép xác minh tự động các cụm không đồng nhất bắt đầu bằng việc kiểm tra quy tắc thiết kế mức chất nền (DRC) và mở rộng sang bố cục so với sơ đồ (LVS), bố cục so với bố cục (LVL), khai thác ký sinh trùng, phân tích ứng suất và nhiệt và cuối cùng là kiểm tra .

tin tức mới nhất của công ty về 5 chìa khóa cho thiết kế bao bì vi mạch thế hệ tiếp theo  0

Hình 1 Một nguyên mẫu ảo kép kỹ thuật số 3D thực sự là bản thiết kế của toàn bộ thiết bị.Nguồn: Mentor Graphics

 

Xây dựng mô hình đòi hỏi khả năng tổng hợp dữ liệu từ các nguồn khác nhau và ở các định dạng khác nhau thành một biểu diễn hệ thống gắn kết phù hợp để thúc đẩy xác minh và phân tích.Lý tưởng nhất, điều này được thực hiện bằng cách sử dụng các định dạng tiêu chuẩn của ngành như tệp LEF / DEF, AIF, GDS hoặc CSV / TXT.Chức năng cũng nên tồn tại theo cách tự động nhận dạng các giao diện thiết bị và bề mặt mà không cần phải khởi tạo các thành phần giả.Điều này cho phép xác minh và thiết kế không đồng bộ nhiều nhà thiết kế.Điều đó, đảm bảo sự thành công chung của hệ thống khi tất cả các thành phần được hoàn thành và tích hợp.

Một trong những lợi ích chính của phương pháp kỹ thuật số kép là nó đóng vai trò là tham chiếu vàng để thúc đẩy quá trình xác minh điện và vật lý hoàn chỉnh ở mọi cấp độ của hệ thống phân cấp thiết kế.Điều đó giúp loại bỏ việc sử dụng nhiều bảng tính tĩnh để biểu thị thông tin về pin và kết nối, thay thế chúng bằng danh sách mạng cấp hệ thống đầy đủ ở định dạng Verilog.

Việc lưu giữ và sử dụng lại dữ liệu gốc, chẳng hạn như mô tả Verilog của thiết bị, là chìa khóa.Rủi ro lớn nhất xảy ra khi quá trình dịch hoặc chuyển đổi xảy ra, chẳng hạn như với sơ đồ hoặc bảng tính.Nếu điều này được thực hiện, "luồng kỹ thuật số" ngay lập tức bị hỏng và nguy cơ lỗi kết nối tăng vọt.

Tích hợp nhiều miền

Phương pháp song song kỹ thuật số cũng cho phép tích hợp đa miền và đa miền.Đưa các gói vi mạch tiên tiến phức tạp hơn ra thị trường nhanh hơn đòi hỏi thiết kế và xác minh tích hợp cao — từ thiết kế đế điện tử đến bộ tản nhiệt gói cơ học và phần cứng gắn PCB, bao gồm các khía cạnh liên quan đến điện, nhiệt, thử nghiệm, độ tin cậy và tất nhiên , khả năng sản xuất.Nếu không có phương pháp tiếp cận cấp hệ thống để thiết kế và xác minh, các kỹ sư có nguy cơ gặp phải những lần nghỉ ngơi tốn kém hoặc tệ hơn.

Đồng bộ thông tin điện và cơ là điều cần thiết để đảm bảo rằng không có vi phạm vật lý nào xảy ra khi một gói hàng được đặt trong một vỏ bọc hoặc toàn bộ hệ thống.Việc trao đổi dữ liệu gia tăng trong quá trình thiết kế là cơ bản để đảm bảo khả năng tương thích ECAD-MCAD và tăng khả năng thành công lần đầu.Nó cũng hỗ trợ việc tạo ra các thiết kế mạnh mẽ hơn đồng thời tăng năng suất và đạt được thời gian đưa ra thị trường nhanh hơn.

Điều cực kỳ quan trọng là cả nhà thiết kế gói IC và nhà thiết kế bộ tản nhiệt tùy chỉnh đều có thể hình dung, khám phá và tối ưu hóa việc tích hợp, lý tưởng là một quy trình không đồng bộ giúp giảm thiểu gián đoạn giữa các miền.

tin tức mới nhất của công ty về 5 chìa khóa cho thiết kế bao bì vi mạch thế hệ tiếp theo  1

Hình 2 Phương pháp luận đôi kỹ thuật số cho phép tích hợp đa miền và đa miền.Nguồn: Mentor Graphics

 

Đồng bộ hóa giữa thiết kế bao bì và thiết kế cơ / nhiệt cũng là một thách thức đáng kể để đạt được thành công ngay từ lần đầu tiên.Các gói đa chất nền không đồng nhất thể hiện nhiều tương tác giữa gói chip, với một trong những tương tác lớn nhất là sự tỏa nhiệt của nhiệt, đặc biệt là nhiệt sinh ra không tuyến tính điển hình trong các gói như vậy.

Một cách tiếp cận điển hình để quản lý nhiệt sử dụng một bộ tản nhiệt để truyền và tản nhiệt.Nhưng một bộ tản nhiệt chỉ tốt như thiết kế của nó.Để bộ truyền nhiệt hoạt động hiệu quả, nó phải được thiết kế và mô phỏng cùng với gói sản phẩm, không phải là phương án sau.Thiết kế toàn bộ gói sản phẩm dưới dạng 3D đảm bảo khả năng truyền nhiệt hiệu quả mà không ảnh hưởng đến thiết kế.

tin tức mới nhất của công ty về 5 chìa khóa cho thiết kế bao bì vi mạch thế hệ tiếp theo  2

Hình 3 Đây là thiết kế tản nhiệt tích hợp dẫn động kép kỹ thuật số.Nguồn: Mentor Graphics

 

Cả cách xếp chồng 2.5D và 3D đều có thể tạo ra nhiều loại ứng suất vật lý không chủ ý, chẳng hạn như sự cong vênh bề mặt trong quá trình lắp và ứng suất do va đập.Các nhà thiết kế phải có khả năng phân tích bố cục cho những căng thẳng do tương tác với gói chip như vậy và tác động của chúng đến hiệu suất thiết bị.Khi gói gần hoàn thành việc triển khai, mô hình nhiệt đóng gói 3D chính xác có thể được xuất ra để đưa vào phân tích nhiệt PCB chi tiết và toàn hệ thống.Điều này cho phép điều chỉnh lần cuối cùng của vỏ hệ thống và cho phép tối ưu hóa việc làm mát tự nhiên và / hoặc cưỡng bức.

Các gói vi mạch tiên tiến mang lại nhiều thách thức mới cho các kỹ sư toàn vẹn tín hiệu và các công cụ thiết kế của họ.Khuôn dập được gắn trực tiếp vào đế, vì vậy có thể có khả năng định tuyến chất nền đến khớp nối định tuyến lớp phân phối lại trên khuôn.Các gói không còn là cấu trúc lớp phẳng đơn giản với các vias đơn giản dễ dàng được mô hình hóa giữa các lớp kim loại.Thay vào đó, có thể có nhiều chất nền của các vật liệu và đặc tính rất khác nhau.Phân tích có thể được sử dụng thành công cho một số mục liên quan đến tính toàn vẹn của tín hiệu và nguồn.

Ngoài ra, có một số vật phẩm được thử thách để mô phỏng.Chúng thường thuộc loại nhiễu điện từ (EMI).Mặc dù có thể phân tích và mô phỏng các vấn đề EMI do đường dẫn trả về này, nhưng thông thường làm như vậy không hiệu quả.Ví dụ, trong trường hợp một dấu vết cắt ngang một phần trên một mặt phẳng, thời gian thiết lập và chạy mô phỏng sẽ rất đáng kể, và tất cả các kỹ sư sẽ biết rằng những tình huống như vậy là xấu và nên tránh.

Những vấn đề này được xác định tốt nhất thông qua việc kiểm tra và kiểm tra dựa trên hình học, tự động bằng phần mềm trong quá trình thiết kế.Chúng thường có thể được thiết lập và thực hiện trong vài phút, với các khu vực vấn đề được đánh dấu rõ ràng để thực hiện hành động thiết kế khắc phục.Cách tiếp cận “dịch chuyển sang trái” như vậy ngăn chặn các vấn đề được tạo ra ngay từ đầu, làm cho phân tích EMI trở thành bước đăng ký xác minh nhiều hơn.

Các thiết kế không đồng nhất 2.5D và 3D thường sử dụng vias silicon (TSV), là vias dài kéo dài qua khuôn hoặc chất nền để kết nối mặt trước và mặt sau.Các TSV này cho phép khuôn và chất nền được xếp chồng lên nhau và kết nối trực tiếp với nhau.Tuy nhiên, ngoài các đặc tính điện quan trọng của riêng chúng, TSV cũng có ảnh hưởng gián tiếp đến hoạt động điện của các thiết bị và kết nối liên kết trong vùng lân cận của chúng.

Để mô hình hóa chính xác hệ thống không đồng nhất 2.5D / 3D, một nhà thiết kế cần các công cụ trích xuất các thông số điện chính xác từ cấu trúc vật lý của các phần tử 2.5D / 3D này, sau đó có thể được đưa vào trình mô phỏng hành vi.Sử dụng mô hình đôi kỹ thuật số 3D của bộ lắp ráp hoàn chỉnh, các nhà thiết kế có thể trích xuất chính xác ký sinh của các mô hình 2.5D và 3D này.Khi các phần tử đã được trích xuất chính xác, sử dụng phương pháp và quy trình thích hợp, chúng có thể được tập hợp thành một mô hình kết nối cấp hệ thống và được mô phỏng để phân tích hiệu suất và tuân thủ giao thức thích hợp.

Khả năng mở rộng và phạm vi

Các công nghệ đóng gói không đồng nhất phức tạp hơn để thiết kế, chế tạo và lắp ráp, có khả năng hạn chế khả năng cung cấp của chúng cho tất cả trừ các công ty bán dẫn hàng đầu và các thiết kế tiên tiến của họ.May mắn thay, hệ sinh thái chuỗi cung ứng và thiết kế có thể đóng một vai trò mạnh mẽ trong việc cho phép dân chủ hóa các công nghệ như vậy, đưa chúng vào tầm với của tất cả các nhà thiết kế và công ty — giống như thế giới đúc silicon đã làm với các bộ thiết kế quy trình (PDK), đã trở thành phổ cập.

Việc xác minh vi mạch tự động được điều khiển bởi các quy tắc thiết kế do xưởng đúc tạo ra và được cung cấp trong PDK để thiết kế nhà.Các nhà cung cấp công cụ EDA đủ điều kiện cho các bộ công cụ của họ theo các quy tắc này để đảm bảo các công cụ xác minh của họ tạo ra các kết quả chất lượng đã được chứng minh, có thể lặp lại, đáng tin cậy.Mục đích của bộ thiết kế lắp ráp gói (PADK) tương tự như của PDK — tạo điều kiện thuận lợi cho khả năng sản xuất và hiệu suất bằng cách sử dụng các quy tắc được tiêu chuẩn hóa để đảm bảo tính nhất quán trong toàn bộ quy trình.

Rõ ràng, PADK phải bao gồm cả giải pháp xác minh vật lý và giải pháp ký hiệu trích xuất, đồng thời nó cũng phải đề cập đến các giải pháp báo hiệu nhiệt và / hoặc ứng suất.Tất cả các quy trình này phải độc lập với bất kỳ công cụ hoặc quy trình thiết kế cụ thể nào được sử dụng để tạo ra lắp ráp.Ngoài ra, một PADK hoàn chỉnh phải hoạt động trên cả hai miền IC và miền đóng gói, ngụ ý rằng luồng phải hỗ trợ nhiều định dạng.Cuối cùng, tất cả các quy trình xác minh này phải được xác nhận bởi công ty lắp ráp gói / OSAT.

Quy mô và độ phức tạp của các gói vi mạch tiên tiến gây áp lực ngay lập tức cho nhà thiết kế và tiến độ thiết kế thường bị kéo dài.Một cách tiếp cận phổ biến đang nổi lên để quản lý điều này là thiết kế nhóm đồng thời, trong đó nhiều nhà thiết kế đồng thời làm việc trên cùng một thiết kế trên các mạng cục bộ hoặc toàn cầu, nhưng vẫn giữ được khả năng trực quan hóa tất cả hoạt động thiết kế mà không phải chịu bất kỳ thiết lập hoặc quản lý quy trình khó khăn nào.

tin tức mới nhất của công ty về 5 chìa khóa cho thiết kế bao bì vi mạch thế hệ tiếp theo  3

Hình 4 Thiết kế đồng thời nhiều người dùng có thể thu nhỏ chu kỳ thiết kế và tối ưu hóa tài nguyên.Nguồn: Mentor Graphics

Từ KEITH FELTON.

 

Chi tiết liên lạc